This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

				×
	•			
			· ·	
		ŭ.		
•				,~

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-293566

(43)Date of publication of application: 05.11.1996

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792 G11C 16/02 G11C 16/04 H01L 27/115

(21)Application number: 08-008581

(71)Applicant:

SANYO ELECTRIC CO LTD

(22)Date of filing:

22.01.1996

(72)Inventor:

FUKASE KENJI

(30)Priority

Priority number: 07 35656

Priority date: 23.02.1995


Priority country: JP

(54) SEMICONDUCTOR DEVICE, MANUFACTURE THEREOF, SPLIT GATE TRANSISTOR, MANUFACTURE THEREOF, AND NON-VOLATILE SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To enhance a flash EEPROM provided with split gate memory cells in degree of integration.

CONSTITUTION: A source region 3 and a drain region 4 are formed on a substrate 1, and a floating gate electrode 8 is formed on a channel region 5 sandwiched in between the regions 3 and 4 through the intermediary of an oxide film 6. A control gate electrode 9 is formed on the floating gate electrode 8 through the intermediary of an oxide film 7. A part of the control gate electrode 9 is disposed on the channel region 5 through the intermediary of the oxide films 6 and 7 to form a selection gate 10. A selection transistor 11 is formed of the selection gate. The selection gate 10 is composed of side walls 12 and 13 formed on the side walls of the floating gate electrode 8 and the oxide film 7 and a part 14 formed so as to cover the side walls 12 and 13



LEGAL STATUS

[Date of request for examination]

25.08.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3133667

[Date of registration]

24.11.2000

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

			•
	-	*	
		144	
	·		
		•	+
	•		
Fig.			
0			
č.			
*\			
•	%		
			¥I
6			
			·
	i i		
		210	

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-293566

(43)公開日 平成8年(1996)11月5日


H01L 21/8247 H01L 29/78 371 29/788 G11C 17/00 307D 29/792 H01L 27/10 434 G11C 16/02 16/04										
29/788 G11C 17/00 307D 29/792 H01L 27/10 434 G11C 16/02 16/04 審査請求 未請求 請求項の数21 OL (全 22 頁) 最終頁に続く (21)出願番号 特願平8-8581 (71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通 2 丁目 5番5号 (72)発明者 深瀬 健二 大阪府守口市京阪本通 2 丁目 5番5号 (72)発明者 深瀬 健二 大阪府守口市京阪本通 2 丁目 5番5号 (72)発明者 深瀬 健二 大阪府守口市京阪本通 2 丁目 5番5号 202)優先日 平7 (1995) 2 月23日 洋電機 株式会社内	(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ					技術表示箇所
29/792 H 0 1 L 27/10 4 3 4 G 1 1 C 16/02 16/04 審査請求 未請求 請求項の数21 OL (全 22 頁) 最終頁に続く (21)出願番号 特願平8-8581 (71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通 2 丁目 5 番 5 号 (72)発明者 深瀬 健二 大阪府守口市京阪本通 2 丁目 5 番 5 号 三 (32)優先日 平7 (1995) 2 月23日 洋電機 株式会社内	H01L	21/8247			H01	L 2	29/78		371	
G 1 1 C 16/02 16/04 審査請求 未請求 請求項の数21 OL (全 22 頁) 最終頁に続く (21)出願番号 特願平8-8581 (71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通 2 丁目 5番 5 号 (72)発明者 深瀬 健二 大阪府守口市京阪本通 2 丁目 5番 5 号 三 (31)優先権主張番号 特願平7-35656 大阪府守口市京阪本通 2 丁目 5番 5 号 三 (32)優先日 平 7 (1995) 2 月23日 洋電機 株式会社内		29/788			G11	C 1	7/00		307D	
16/04 審査請求 未請求 請求項の数21 OL (全 22 頁) 最終頁に続く (21)出願番号 特願平8-8581 (71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通 2 丁目 5 番 5 号 (72)発明者 深瀬 健二 大阪府守口市京阪本通 2 丁目 5 番 5 号 三 大阪府守口市京阪本通 2 丁目 5 番 5 号 三 (32)優先日 平7 (1995) 2 月23日 洋電機 株式会社内		29/792			Н01	L 2	27/10		434	
審査請求 未請求 請求項の数21 OL (全 22 頁) 最終頁に続く (21)出願番号 特願平8-8581 (71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号 (72)発明者 深瀬 健二 (31)優先権主張番号 特願平7-35656 大阪府守口市京阪本通2丁目5番5号 三 洋電機 株式会社内	G11C	16/02								
審査請求 未請求 請求項の数21 OL (全 22 頁) 最終頁に続く (21)出願番号 特願平8-8581 (71)出願人 000001889 三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号 (72)発明者 深瀬 健二 (31)優先権主張番号 特願平7-35656 大阪府守口市京阪本通2丁目5番5号 三 洋電機 株式会社内		· .								
(22)出顧日 平成8年(1996) 1月22日 大阪府守口市京阪本通2丁目5番5号 (31)優先権主張番号 特顯平7-35656 大阪府守口市京阪本通2丁目5番5号 (32)優先日 平7 (1995) 2月23日 洋電機 株式会社内		,		審査請求	未讃求	請求項	頁の数21	OL	(全 22 頁)	最終頁に続く
(22)出顧日 平成8年(1996) 1月22日 大阪府守口市京阪本通2丁目5番5号 (31)優先権主張番号 特願平7-35656 大阪府守口市京阪本通2丁目5番5号 (32)優先日 平7(1995) 2月23日 洋電機 株式会社内	(21)出願番号		特願平8-8581		(71)出願人 000001889					
(72) 発明者 深瀬 健二 (31) 優先権主張番号 特願平7-35656 (32) 優先日 平 7 (1995) 2 月23日										
(31)優先権主張番号 特願平7-35656 大阪府守口市京阪本通2丁目5番5号 三 (32)優先日 平7 (1995) 2 月23日 洋電機 株式会社内	(22)出題日		平成8年(1996)1月	122日	(7.0)			-	京阪本通2丁	目5番5号
(32) 優先日 平 7 (1995) 2 月23日 洋電機 株式会社内	4				(72)务	明者				
		E快番号						• • • •		目5番5号 三
(33)優先権主張国 日本(JP) (74)代理人 弁理士 恩田 博宜										
	(33)優先権3	上張国	日本(JP)		(74) ft	理人	弁理士	恩田	博宜	
					1					

(54) 【発明の名称】 半導体装置、半導体装置の製造方法、スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ

(57)【要約】

【課題】スプリットゲート型メモリセルを用いたフラッシュEEPROMの高集積化を図る。

【解決手段】基板1上にはソース領域3およびドレイン領域4が形成され、ソース領域3とドレイン領域4に挟まれたチャネル領域5上には酸化膜6を介してフローティングゲート電極8が形成されている。フローティングゲート電極9が形成されている。コントロールゲート電極9の一部は酸化膜6、7を介してチャネル領域5上に配置され選択ゲート10を構成している。選択ゲート10により選択トランジスタ11が構成される。選択ゲート10は、フローティングゲート電極8および酸化膜7の側壁部に形成されたサイドウォール部12、13と、そのサイドウォール部12、13を覆うように形成された部分14とから構成される。。



【特許請求の範囲】

【請求項1】 半導体基板上に形成された層の側壁部に 形成された膜から成るゲート電極を備えた半導体装置。 【請求項2】 半導体基板(57)上に形成された層 (58) と、

その層の側壁部に形成されたサイドウォールスペーサか ら成るゲート電極(56)と、

半導体基板とゲート電極との間に形成されたゲート絶縁 膜(55)とを備えた半導体装置。

【請求項3】 半導体基板(57)上に形成された層 (58) と

その層の側壁部に形成されたサイドウォールスペーサか ら成るゲート電極(56)と、

半導体基板とゲート電極との間に形成されたゲート絶縁 膜(55)と、

ゲート電極の下部の半導体基板上に形成されたチャネル 領域(54)と、

チャネル領域を挟んでその両側に形成されたソース・ド レイン領域(52.53)とを備えた半導体装置。

【請求項4】 半導体基板(57)上に層(58)を形 20 成する工程と、

半導体基板上にゲート絶縁膜(55)を形成する工程

上記の工程で形成されたデバイスの上に導電性材料膜を 形成し、その導電性材料膜をエッチバックすることで、 前記層の側壁部にサイドウォールスペーサから成るゲー ト電極(56)を形成する工程とを備えた半導体装置の 製造方法。

【請求項5】 半導体基板(57)上に不純物拡散源層 (58)を形成する工程と、

半導体基板および不純物拡散源層の上に絶縁膜(55) を形成する工程と、

上記の工程で形成されたデバイスの上に導電性材料膜を 形成し、その導電性材料膜をエッチバックすることで、 前記不純物拡散源層の側壁部にサイドウォールスペーサ から成るゲート電極(56)を形成する工程と、

不純物拡散源層からの不純物拡散により半導体基板上に ソース・ドレイン領域(53)を形成する工程と、

不純物拡散源層およびゲート電極をイオン注入用マスク として半導体基板に不純物イオンを注入してソース・ド 40 厚膜部(71)と、半導体基板上に形成された薄膜部 レイン領域(52)を形成する工程と備えた半導体装置 の製造方法。

【請求項6】 半導体基板(57)上に形成された層 (58) \geq

その層の側壁部に形成された膜から成るゲート電極 (6 2)と、

半導体基板とゲート電極との間に形成されたゲート絶縁 膜(55)とを備えた半導体装置。

【請求項7】 半導体基板(57)上に層(58)を形 成する工程と、

半導体基板上にゲート絶縁膜(55)を形成する工程 と、

2

上記の工程で形成されたデバイスの上に導電性材料障を 形成し、その導電性材料膜を異方性エッチングすること で、前記層の側壁部にゲート電極(62)を形成する工

【請求項8】 半導体基板(57)上に不純物拡散源層 (58)を形成する工程と、

半導体基板および不純物拡散源層の上に絶縁膜(55) 10 を形成する工程と、

上記の工程で形成されたデバイスの上に導電性材料膜を 形成し、その導電性材料膜を異方性エッチングすること で、前記不純物拡散源層の側壁部にゲート電極(62) を形成する工程と、

不純物拡散源層からの不純物拡散により半導体基板上に ソース・ドレイン領域(53)を形成する工程と

不純物拡散源層およびゲート電極をイオン注入用マスク として半導体基板に不純物イオンを注入してソース・ド レイン領域(52)を形成する工程と備えた半導体装置 の製造方法。

フローティングゲート電極(8)の側壁 【請求項9】 部に形成されたサイドウォールスペーサ(12.13) と、そのサイドウォールスペーサを覆うように形成され た部分(14)とから成る選択ゲート(10)を有する コントロールゲート電極(9)を備えたスプリットゲー ト型トランジスタ。

【請求項10】 半導体基板(1)上に形成されたフロ ーティングゲート電極(8)と、

フローティングゲート電極の側壁部に形成されたサイド ウォールスペーサ(12, 13)と、そのサイドウォー ルスペーサを覆うように形成された部分(14)とから 成る選択ゲート(10)を有するコントロールゲート電 極(9)と、

選択ゲートに対応する位置の半導体基板上に形成された ドレイン領域(4)またはソース領域とを備えたスプリ ットゲート型トランジスタ。

【請求項11】 半導体基板(1)上に形成されたフロ ーティングゲート電極(8)と、

フローティングゲート電極(8)の側壁部に形成された (72) とから成る選択ゲート (10) を有するコント ロールゲート電極(9)と、

選択ゲートの薄膜部の直下を含む半導体基板上に形成さ れたドレイン領域(4)またはソース領域とを備えたス ブリットゲート型トランジスタ。

【請求項12】 半導体基板(1)上に形成されたフロ ーティングゲート電極(8)と、

フローティングゲート電極(8)の側壁部に形成された 厚膜部(71)と、半導体基板上に形成された薄膜部 50 (72) とから成る選択ゲート(10) を有するコント

程とを備えた半導体装置の製造方法。

ロールゲート電極(9)と、

選択ゲートの厚膜部の側壁部に形成されたサイドウォー ルスペーサ(81,82)と、

選択ゲートの厚膜部およびサイドウォールスペーサに対 応する位置の半導体基板上に形成されたドレイン領域 (4) またはソース領域とを備えたスプリットゲート型 トランジスタ。

【請求項13】 半導体基板(1)上にフローティング ゲート電極(8)を形成する工程と、

フローティングゲート電極の側壁部にサイドウォールス 10 ベーサ(12, 13)を形成する工程と、そのサイドウ ォールスペーサは導電性材料から成ることと、

サイドウォールスペーサとその上に形成された導電性材 料膜(24)とから成る厚膜部(15)と、導電性材料 膜だけから成る薄膜部(16)とを備えた選択ゲート (10)を有するコントロールゲート電極(9)を形成 する工程と、

フローティングゲート電極をイオン注入用マスクとして 半導体基板に不純物イオンを注入してソース領域(3) またはドレイン領域を形成する工程と、

コントロールゲート電極をイオン注入用マスクとして半 導体基板に不純物イオンを注入してドレイン領域(4) またはソース領域を形成する際に、選択ゲートの薄膜部 を不純物イオンが貫通するようにイオン注入条件を設定 する工程とを備えたスプリットゲート型トランジスタの 製造方法。

【請求項14】 半導体基板(1)上に第1の絶縁膜 (6)を形成する工程と、

第1の絶縁膜上にフローティングゲート電極(8)を形 成する工程と、

フローティングゲート電極上に第2の絶縁膜(7)を形 成する工程と

上記の工程で形成されたデバイスの上に導電性材料膜 (22, 23)を形成し、その導電性材料膜をエッチバ ックすることで、フローティングゲート電極の側壁部に サイドウォールスペーサ(12, 13)を形成する工程

上記の工程で形成されたデバイスの上に導電性材料膜 (24)を形成し、その導電性材料膜を異方性エッチン された導電性材料膜とから成る厚膜部(15)と、導電 性材料膜だけから成る薄膜部(16)とを備えた選択ゲ ート(10)を有するコントロールゲート電極(9)を 形成する工程と、

フローティングゲート電極をイオン注入用マスクとして 半導体基板に不純物イオンを注入してソース領域(3) またはドレイン領域を形成する工程と、

コントロールゲート電極をイオン注入用マスクとして半 導体基板に不純物イオンを注入してドレイン領域(4) またはソース領域を形成する際に、選択ゲートの薄膜部 50 ィングゲート電極の側壁部に形成された厚膜部(71)

を不純物イオンが貫通するようにイオン注入条件を設定 する工程とを備えたスプリットゲート型トランジスタの 製造方法。

【請求項15】 半導体基板(1)上にフローティング ゲート電極(8)を形成する工程と、

フローティングゲート電極上に選択ゲート(10)を有 するコントロールゲート電極(9)を形成する工程と、 コントロールゲート電極をイオン注入用マスクとして半 導体基板に不純物イオンを注入してドレイン領域(4) またはソース領域を形成する際に、選択ゲートの薄膜部 (72)を不純物イオンが貫通するようにイオン注入条 件を設定する工程とを備えたスプリットゲート型トラン ジスタの製造方法。

【請求項16】 半導体基板(1)上に第1の絶縁膜 (6)を形成する工程と、

第1の絶縁膜上にフローティングゲート電極(8)を形 成する工程と、

フローティングゲート電極上に第2の絶縁膜(7)を形 成する工程と、

20 第2の絶縁膜上に選択ゲート(10)を有するコントロ ールゲート電極(9)を形成する工程と、その選択ゲー トは、フローティングゲート電極の側壁部に形成された 厚膜部(71)と、半導体基板上に形成された薄膜部 (72)とから成ることと、

フローティングゲート電極をイオン注入用マスクとして 半導体基板に不純物イオンを注入してソース領域(3) またはドレイン領域を形成する工程と、

コントロールゲート電極をイオン注入用マスクとして半 導体基板に不純物イオンを注入してドレイン領域(4) またはソース領域を形成する際に、選択ゲートの薄膜部 を不純物イオンが貫通するようにイオン注入条件を設定 する工程とを備えたスプリットゲート型トランジスタの 製造方法。

【請求項17】 半導体基板(1)上にフローティング ゲート電極(8)を形成する工程と、

フローティングゲート電極上に選択ゲート(10)を有 するコントロールゲート電極(9)を形成する工程と、 選択ゲートの段差のコーナー部にサイドウォールスペー サ(81,82)を形成する工程と、

グすることで、サイドウォールスペーサとその上に形成 40 コントロールゲート電極をイオン注入用マスクとして半 導体基板に不純物イオンを注入してドレイン領域(4) またはソース領域を形成する際に、サイドウォールスペ ーサおよび選択ゲートの厚膜部(71)を不純物イオン が貫通しないようにイオン注入条件を設定する工程とを 備えたスプリットゲート型トランジスタの製造方法。

> 【請求項18】 半導体基板(1)上にフローティング ゲート電極(8)を形成する工程と、

> 選択ゲート(10)を有するコントロールゲート電極 (9)を形成する工程と、その選択ゲートは、フローテ

と、半導体基板上に形成された薄膜部 (72) とから成 るととと、

選択ゲートの厚膜部の側壁部にサイドウォールスペーサ (81,82)を形成する工程と、

フローティングゲート電極をイオン注入用マスクとして 半導体基板に不純物イオンを注入してソース領域(3) またはドレイン領域を形成する工程と、

コントロールゲート電極をイオン注入用マスクとして半 導体基板に不純物イオンを注入してドレイン領域(4) またはソース領域を形成する際に、サイドウォールスペ 10 ーサおよび選択ゲートの厚膜部を不純物イオンが貫通し ないようにイオン注入条件を設定する工程とを備えたス プリットゲート型トランジスタの製造方法。

【請求項19】 半導体基板(1)上に第1の絶縁膜 (6)を形成する工程と、

第1の絶縁膜上にフローティングゲート電極(8)を形 成する工程と

フローティングゲート電極上に第2の絶縁膜(7)を形 成する工程と、

第2の絶縁膜上に選択ゲート(10)を有するコントロ 20 ールゲート電極(9)を形成する工程と、その選択ゲー トは、フローティングゲート電極の側壁部に形成された 厚膜部(71)と、半導体基板上に形成された薄膜部 (72)とから成ることと、

選択ゲートの厚膜部の側壁部にサイドウォールスペーサ (81,82)を形成する工程と、

フローティングゲート電極をイオン注入用マスクとして 半導体基板に不純物イオンを注入してソース領域(3) またはドレイン領域を形成する工程と、

コントロールゲート電極をイオン注入用マスクとして半 30 導体基板に不純物イオンを注入してドレイン領域(4) またはソース領域を形成する際に、サイドウォールスペ ーサおよび選択ゲートの厚膜部を不純物イオンが貫通し ないようにイオン注入条件を設定する工程とを備えたス ブリットゲート型トランジスタの製造方法。

【請求項20】 請求項8~12のいずれか1項に記載 のスプリットゲート型トランジスタをメモリセルとして 用いる不揮発性半導体メモリ。

【請求項21】 請求項13~19のいずれか1項に記 載のスプリットゲート型トランジスタの製造方法によっ 40 て製造されたスプリットゲート型トランジスタをメモリ セルとして用いる不揮発性半導体メモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置、半導 体装置の製造方法、スプリットゲート型トランジスタ、 スプリットゲート型トランジスタの製造方法、不揮発性 半導体メモリに関するものである。

[0002]

m Access Memory), EPROM (Erasable and Progr ammable Read Only Memory), EEPROM (Electric ally Erasable and Programmable Read Only Memory) などの半導体不揮発性メモリが注目されている。EPR OMやEEPROMでは、フローティングゲート電極に 電荷を蓄積し、電荷の有無による閾値電圧の変化をコン トロールゲート電極で検出することで、データの記憶を 行わせるようになっている。また、EEPROMには、

メモリセルアレイ全体でデータの消去を行うか、あるい は、メモリセルアレイを任意のブロックに分けてその各 ブロック単位でデータの消去を行うフラッシュEEPR OMがある。

【0003】フラッシュEEPROMを構成するメモリ セル (メモリセルトランジスタ) は、スタックトゲート 型とスプリットゲート型に大きく分類される。図22 に、スタックトゲート型メモリセル (スタックトゲート 型トランジスタ)の断面構造を示す。P型単結晶シリコ ン基板101上にはN型のソース領域102およびドレ イン領域103が形成されている。ソース領域102と ドレイン領域103に挟まれたチャネル領域104上に は、シリコン酸化膜105を介してフローティングゲー ト電極106が形成されている。フローティングゲート 電極106上にはシリコン酸化膜107を介してコント ロールゲート電極108が形成されている。ここで、各 ゲート電極106,108の図面左右方向の寸法は同一 で、相互にずれることなく積み重ねられた配置になって いる。一方、図面前後方向において、コントロールゲー ト電極108は長く延長されて各フローティングゲート 電極 106で共通となっており、そのコントロールゲー ト電極108でワード線が構成される。

【0004】このように構成されたスタックトゲート型 メモリセルを用いたフラッシュEEPROMは、個々の メモリセルにそれ自身を選択する機能がない。そのた め、データ消去時にフローティングゲート電極106か ら電荷を引き抜く際、電荷を過剰に抜き過ぎると、メモ リセルを非導通状態にするための所定の電圧 (=0V) をコントロールゲート電極108に印加したときでも、 チャネル領域104が導通状態になる。その結果、その メモリセルが常に導通状態になり、記憶されたデータの 読み出しが不能になるという問題、いわゆる過剰消去の 問題が起こる。過剰消去を防止するには、消去手順に工 夫が必要で、メモリデバイスの周辺回路で消去手順を制 御するか、またはメモリデバイスの外部回路で消去手順 を制御する必要がある。

【0005】このようなスタックトゲート型メモリセル における過剰消去の問題を回避するために開発されたの が、スプリットゲート型メモリセルである。図23に、 スプリットゲート型メモリセル(スプリットゲート型ト ランジスタ)の断面構造を示す。P型単結晶シリコン基 【従来の技術】近年、FRAM(Ferro-electric Rando 50 板101上にはN型のソース領域102およびドレイン

領域103が形成されている。ソース領域102とドレ イン領域103に挟まれたチャネル領域104上には、 薄いシリコン酸化膜105を介してフローティングゲー ト電極111が形成されている。フローティングゲート 電極111上には厚いシリコン酸化膜112を介してコ ントロールゲート電極113が形成されている。 とと で、コントロールゲート電極113の一部は、シリコン 酸化膜105,112を介してチャネル領域104上に 配置され、選択ゲート114を構成している。その選択 ゲート114と、ソース領域102およびドレイン領域 10 になる。 103とにより、選択トランジスタ115が構成され る。すなわち、スプリットゲート型メモリセルは、各電 極111, 113と各領域102, 103から構成され るトランジスタと、選択トランジスタ115とが直列に 接続された構成となっている。

【0006】このように構成されたスプリットゲート型 メモリセルを用いたフラッシュEEPROMは、選択ト ランジスタ115が設けられているため、個々のメモリ セルにそれ自身を選択する機能がある。つまり、データ 消去時にフローティングゲート電極111から電荷を引 20 き抜く際に電荷を過剰に抜き過ぎても、選択ゲート11 4によってチャネル領域104を非導通状態にすること ができる。従って、過剰消去が発生したとしても、選択 トランジスタ115によってメモリセルの導通・非導通 を制御することができ、過剰消去が問題にならない。す なわち、メモリセルの内部に設けられた選択トランジス タ115によって、そのメモリセル自身の導通・非導通 を選択することができる。

【0007】尚、このようなスプリットゲート型メモリ 8980に開示されている。ちなみに、図23に示すス プリットゲート型メモリセルにおいて、ソース領域10 2をドレイン領域とし、ドレイン領域103をソース領 域としたフラッシュEEPROMは、USP-5029 130に開示されている。

[8000]

【発明が解決しようとする課題】ところで、スプリット ゲート型メモリセルを製造する際には、各ゲート電極1 11,113をイオン注入用マスクとして用い、シリコ ン基板101に不純物をイオン注入することで、各領域 40 102, 103を形成する。従って、ドレイン領域10 3の位置は、コントロールゲート電極113における選 択ゲート114の端部によって規定される。また、ソー ス領域102の位置は、フローティングゲート電極11 1の端部によって規定される。

【0009】ここで、各ゲート電極111、113はそ れぞれ別々に、電極材料膜堆積→リソグラフィ→エッチ ングという工程を経て形成される。そのため、各ゲート 電極111,113の位置はリソグラフィの重ね合わせ セルでは、各ゲート電極111.113と各領域10 2,103の位置決定にリソグラフィの重ね合わせ工程 が関与し、自己整合(セルフアライン)構造になってい ない。

【0010】従って、図24(a)に示すように、コン トロールゲート電極113を形成するためのエッチング 用マスク121の位置が各メモリセル122,123に 対してずれている場合、コントロールゲート電極113 の形状は各メモリセル122、123毎に異なったもの

【0011】そして、コントロールゲート電極113を イオン注入用マスクとして用い、シリコン基板101に 不純物をイオン注入することで、ドレイン領域103が 形成される。その結果、図24(b)に示すように、各 メモリセル122、123における選択トランジスタ1 15のチャネル長し1, L2が異なったものになってし まう。すなわち、メモリセル122のように、コントロ ールゲート電極113に対して選択ゲート114の寸法 が小さい場合には、選択トランジスタ115のチャネル 長し1が短くなる。また、メモリセル123のように、 コントロールゲート電極113に対して選択ゲート11 4の寸法が大きい場合には、選択トランジスタ115の チャネル長し2が長くなる。

【0012】選択トランジスタ115のチャネル長し2 が長くなった場合には、チャネル領域104の抵抗が高 くなるため、フローティングゲート111への電荷の注 入に時間がかかり、データの書き込み特性が悪化すると いう問題がある。また、選択トランジスタ115のチャ ネル長し1が短くなった場合には、チャネル領域104 セルを用いたフラッシュEEPROMは、WO92/1 30 の抵抗が低くなるため、選択トランジスタ115が常に オン状態となり、メモリセルとして動作しなくなるとい う問題がある。

> 【0013】このため、スプリットゲート型メモリセル の設計に当っては、各ゲート電極111, 113の加工 線幅寸法精度だけでなく、各ゲート電極111,113 の重ね合わせ寸法精度をも考慮して、各ゲート電極11 1, 113と各領域102, 103の位置関係に予め余 裕を持たせておく必要がある。しかしながら、近年の半 導体微細加工技術においては、0.5μm前後の線幅の 細線を加工する場合、加工線幅寸法精度は0.05 µm 程度まで得られるのに対し、重ね合わせ寸法精度は0. 1~0.2 µm程度までしか得られない。つまり、スプ リットゲート型メモリセルでは、各ゲート電極111, 113の重ね合わせ寸法精度の低さがネックとなって微 細化が妨げられるという問題がある。

【0014】このように、スプリットゲート型メモリセ ルを用いるフラッシュEEPROMには、過剰消去の問 題はないものの、高集積化が困難であるという問題があ る。ところで、近年、MOS(Metal Oxide Serriconduc 工程で決定される。つまり、スプリットゲート型メモリ 50 tor)トランジスタ、MIS(Metal Insulator Semico nductor) トランジスタ、I G F E T (InsulatedGate Field Effect Transistor)、J F E T (Junction Field Effect Transistor) においても、さらなる微細化が 求められている。

【0015】本発明は上記問題点を解決するためになされたものであって、以下の目的を有するものである。

1〕微細なトランジスタを備えた半導体装置およびその 製造方法を提供する。

【0016】2〕微細なIGFETを備えた半導体装置 およびその製造方法を提供する。

- 3〕微細なスプリットゲート型トランジスタおよびその 製造方法を提供する。
- 4 〕過剰消去の問題がなく高集積化が可能な不揮発性半 導体メモリを提供する。

[0017]

【課題を解決するための手段】請求項1に記載の発明は、半導体基板上に形成された層の側壁部に形成された 膜から成るゲート電極を備えたことをその要旨とする。 【0018】請求項2に記載の発明は、半導体基板(57)上に形成された層(58)と、その層の側壁部に形 20成されたサイドウォールスペーサから成るゲート電極 (56)と、半導体基板とゲート電極との間に形成されたゲート絶縁膜(55)とを備えたことをその要旨とする。

【0019】請求項3に記載の発明は、半導体基板(57)上に形成された層(58)と、その層の側壁部に形成されたサイドウォールスペーサから成るゲート電極(56)と、半導体基板とゲート電極との間に形成されたゲート絶縁膜(55)と、ゲート電極の下部の半導体基板上に形成されたチャネル領域(54)と、チャネル領域を挟んでその両側に形成されたソース・ドレイン領域(52,53)とを備えたことをその要旨とする。

【0020】請求項4に記載の発明は、半導体基板(57)上に層(58)を形成する工程と、半導体基板上にゲート絶縁膜(55)を形成する工程と、上記の工程で形成されたデバイスの上に導電性材料膜を形成し、その導電性材料膜をエッチバックすることで、前記層の側壁部にサイドウォールスペーサから成るゲート電極(5

部にサイドワォールスペーザから成るケート電極(5 6)を形成する工程とを備えたことをその要旨とする。 【0021】請求項5に記載の発明は、半導体基板(5 7)上に不純物拡散源層(58)を形成する工程と、半 導体基板および不純物拡散源層の上に絶縁膜(55)を 形成する工程と、上記の工程で形成されたデバイスの上 に導電性材料膜を形成し、その導電性材料膜をエッチバ ックすることで、前記不純物拡散源層の側壁部にサイド ウォールスペーサから成るゲート電極(56)を形成す る工程と、不純物拡散源層からの不純物拡散により半導 体基板上にソース・ドレイン領域(53)を形成する工程と、不純物拡散源層およびゲート電極をイオン注入用 マスクとして半導体基板に不純物イオンを注入してソー 50

ス・ドレイン領域(52)を形成する工程とを備えたことをその要旨とする。

10

【0022】請求項6に記載の発明は、半導体基板(57)上に形成された層(58)と、その層の側壁部に形成された膜から成るゲート電極(62)と、半導体基板とゲート電極との間に形成されたゲート絶縁膜(55)とを備えたことをその要旨とする。

【0023】請求項7に記載の発明は、半導体基板(57)上に層(58)を形成する工程と、半導体基板上に10ゲート絶縁膜(55)を形成する工程と、上記の工程で形成されたデバイスの上に導電性材料膜を形成し、その導電性材料膜を異方性エッチングすることで、前記層の側壁部にゲート電極(62)を形成する工程とを備えたことをその要旨とする。

【0024】請求項8に記載の発明は、半導体基板(57)上に不純物拡散源層(58)を形成する工程と、半導体基板および不純物拡散源層の上に絶縁膜(55)を形成する工程と、上記の工程で形成されたデバイスの上に導電性材料膜を形成し、その導電性材料膜を異方性エッチングすることで、前記不純物拡散源層の側壁部にゲート電極(62)を形成する工程と、不純物拡散源層からの不純物拡散により半導体基板上にソース・ドレイン領域(53)を形成する工程と、不純物拡散源層およびゲート電極をイオン注入用マスクとして半導体基板に不純物イオンを注入してソース・ドレイン領域(52)を形成する工程とを備えたことをその要旨とする。

【0025】請求項9に記載の発明は、フローティングゲート電極(8)の側壁部に形成されたサイドウォールスペーサ(12, 13)と、そのサイドウォールスペーサを覆うように形成された部分(14)とから成る選択ゲート(10)を有するコントロールゲート電極(9)とを備えたことをその要旨とする。

【0026】請求項10に記載の発明は、半導体基板(1)上に形成されたフローティングゲート電極(8)と、フローティングゲート電極の側壁部に形成されたサイドウォールスペーサ(12,13)と、そのサイドウォールスペーサを覆うように形成された部分(14)とから成る選択ゲート(10)を有するコントロールゲート電極(9)と、選択ゲートに対応する位置の半導体基40板上に形成されたドレイン領域(4)またはソース領域とを備えたことをその要旨とする。

【0027】請求項11に記載の発明は、半導体基板(1)上に形成されたフローティングゲート電極(8)と、フローティングゲート電極(8)の側壁部に形成された厚膜部(71)と、半導体基板上に形成された薄膜部(72)とから成る選択ゲート(10)を有するコントロールゲート電極(9)と、選択ゲートの薄膜部の直下を含む半導体基板上に形成されたドレイン領域(4)またはソース領域とを備えたことをその要旨とする。

【0028】請求項12に記載の発明は、半導体基板

(1)上に形成されたフローティングゲート電極(8) と、フローティングゲート電極(8)の側壁部に形成さ れた厚膜部(71)と、半導体基板上に形成された薄膜 部(72)とから成る選択ゲート(10)を有するコン トロールゲート電極 (9) と、選択ゲートの厚膜部の側 壁部に形成されたサイドウォールスペーサ(81,8 2)と、選択ゲートの厚膜部およびサイドウォールスペ ーサに対応する位置の半導体基板上に形成されたドレイ ン領域(4)またはソース領域とを備えたことをその要 旨とする。

【0029】請求項13に記載の発明は、半導体基板 (1) 上にフローティングゲート電極(8) を形成する 工程と、フローティングゲート電極の側壁部にサイドウ ォールスペーサ(12, 13)を形成する工程と、その サイドウォールスペーサは導電性材料から成ることと、 サイドウォールスペーサとその上に形成された導電性材 料膜(24)とから成る厚膜部(15)と、導電性材料 膜だけから成る薄膜部(16)とを備えた選択ゲート (10)を有するコントロールゲート電極(9)を形成 マスクとして半導体基板に不純物イオンを注入してソー ス領域(3)またはドレイン領域を形成する工程と、コ ントロールゲート電極をイオン注入用マスクとして半導 体基板に不純物イオンを注入してドレイン領域(4)ま たはソース領域を形成する際に、選択ゲートの薄膜部を 不純物イオンが貫通するようにイオン注入条件を設定す る工程とを備えたことをその要旨とする。

【0030】請求項14に記載の発明は、半導体基板 (1)上に第1の絶縁膜(6)を形成する工程と、第1 の絶縁膜上にフローティングゲート電極(8)を形成す る工程と、フローティングゲート電極上に第2の絶縁膜 (7)を形成する工程と、上記の工程で形成されたデバ イスの上に導電性材料膜(22,23)を形成し、その 導電性材料膜をエッチバックすることで、フローティン グゲート電極の側壁部にサイドウォールスペーサ(1 2, 13)を形成する工程と、上記の工程で形成された デバイスの上に導電性材料膜(24)を形成し、その導 電性材料膜を異方性エッチングすることで、サイドウォ ールスペーサとその上に形成された導電性材料膜とから 成る厚膜部(15)と、導電性材料膜だけから成る薄膜 40 部(16)とを備えた選択ゲート(10)を有するコン トロールゲート電極(9)を形成する工程と、フローテ ィングゲート電極をイオン注入用マスクとして半導体基 板に不純物イオンを注入してソース領域(3)またはド レイン領域を形成する工程と、コントロールゲート電極 をイオン注入用マスクとして半導体基板に不純物イオン を注入してドレイン領域(4)またはソース領域を形成 する際に、選択ゲートの薄膜部を不純物イオンが貫通す るようにイオン注入条件を設定する工程とを備えたこと をその要旨とする。

【0031】請求項15に記載の発明は、半導体基板 (1)上にフローティングゲート電極(8)を形成する 工程と、フローティングゲート電極上に選択ゲート(1

0)を有するコントロールゲート電極(9)を形成する 工程と、コントロールゲート電極をイオン注入用マスク として半導体基板に不純物イオンを注入してドレイン領 域(4)またはソース領域を形成する際に、選択ゲート の薄膜部 (72) を不純物イオンが貫通するようにイオ

12

ン注入条件を設定する工程とを備えたことをその要旨と 10 する。

【0032】請求項16に記載の発明は、半導体基板 (1)上に第1の絶縁膜(6)を形成する工程と、第1 の絶縁膜上にフローティングゲート電極(8)を形成す る工程と、フローティングゲート電極上に第2の絶縁膜 (7)を形成する工程と、第2の絶縁膜上に選択ゲート (10)を有するコントロールゲート電極(9)を形成 する工程と、その選択ゲートは、フローティングゲート 電極の側壁部に形成された厚膜部(71)と、半導体基 板上に形成された薄膜部(72)とから成ることと、フ する工程と、フローティングゲート電極をイオン注入用 20 ローティングゲート電極をイオン注入用マスクとして半 導体基板に不純物イオンを注入してソース領域(3)ま たはドレイン領域を形成する工程と、コントロールゲー ト電極をイオン注入用マスクとして半導体基板に不純物 イオンを注入してドレイン領域(4)またはソース領域 を形成する際に、選択ゲートの薄膜部を不純物イオンが 貫通するようにイオン注入条件を設定する工程とを備え たことをその要旨とする。

> 【0033】請求項17に記載の発明は、半導体基板 (1)上にフローティングゲート電極(8)を形成する 工程と、フローティングゲート電極上に選択ゲート(1 0)を有するコントロールゲート電極(9)を形成する 工程と、選択ゲートの段差のコーナー部にサイドウォー ルスペーサ(81、82)を形成する工程と、コントロ ールゲート電極をイオン注入用マスクとして半導体基板 に不純物イオンを注入してドレイン領域(4)またはソ ース領域を形成する際に、サイドウォールスペーサおよ び選択ゲートの厚膜部(71)を不純物イオンが貫通し ないようにイオン注入条件を設定する工程とを備えたこ とをその要旨とする。

【0034】請求項18に記載の発明は、半導体基板 (1)上にフローティングゲート電極(8)を形成する 工程と、選択ゲート(10)を有するコントロールゲー ト電極(9)を形成する工程と、その選択ゲートは、フ ローティングゲート電極の側壁部に形成された厚膜部 (71) と、半導体基板上に形成された薄膜部(72) とから成ることと、選択ゲートの厚膜部の側壁部にサイ ドウォールスペーサ(81,82)を形成する工程と、 フローティングゲート電極をイオン注入用マスクとして 半導体基板に不純物イオンを注入してソース領域(3) 50 またはドレイン領域を形成する工程と、コントロールゲ ート電極をイオン注入用マスクとして半導体基板に不純 物イオンを注入してドレイン領域(4)またはソース領 域を形成する際に、サイドウォールスペーサおよび選択 ゲートの厚膜部を不純物イオンが貫通しないようにイオ ン注入条件を設定する工程とを備えたことをその要旨と

【0035】請求項19に記載の発明は、半導体基板 (1)上に第1の絶縁膜(6)を形成する工程と、第1 の絶縁膜上にフローティングゲート電極(8)を形成す る工程と、フローティングゲート電極上に第2の絶縁膜 10 (7)を形成する工程と、第2の絶縁膜上に選択ゲート (10)を有するコントロールゲート電極(9)を形成 する工程と、その選択ゲートは、フローティングゲート 電極の側壁部に形成された厚膜部(71)と、半導体基 板上に形成された薄膜部(72)とから成ることと、選 択ゲートの厚膜部の側壁部にサイドウォールスペーサ (81,82)を形成する工程と、フローティングゲー ト電極をイオン注入用マスクとして半導体基板に不純物 イオンを注入してソース領域(3)またはドレイン領域 を形成する工程と、コントロールゲート電極をイオン注 20 入用マスクとして半導体基板に不純物イオンを注入して ドレイン領域(4)またはソース領域を形成する際に、 サイドウォールスペーサおよび選択ゲートの厚膜部を不 純物イオンが貫通しないようにイオン注入条件を設定す る工程とを備えたことをその要旨とする。

【0036】請求項20に記載の発明は、請求項8~1 2のいずれか1項に記載のスプリットゲート型トランジ スタをメモリセルとして用いることをその要旨とする。 請求項21に記載の発明は、請求項13~19のいずれ か1項に記載のスプリットゲート型トランジスタの製造 30 る。 方法によって製造されたスプリットゲート型トランジス タをメモリセルとして用いることをその要旨とする。

【0037】請求項1~8のいずれか1項に記載の発明 によれば、幅の狭いゲート電極を得ることができる。請 求項4または請求項5に記載の発明によれば、サイドウ ォールスペーサの幅の制御性および再現性が高いため、 ゲート電極の幅の制御性および再現性も高くなる。

【0038】請求項7または請求項8に記載の発明によ れば、層の側壁部の幅の制御性および再現性が高いた め、ゲート電極の幅の制御性および再現性も高くなる。 請求項13または請求項14のいずれか1項に記載の発 明において、サイドウォールスペーサの幅の制御性およ び再現性が高いため、選択ゲートの厚膜部の幅の制御性 および再現性も高くなる。そのため、選択ゲートの薄膜 部を不純物イオンが貫通するようにイオン注入条件を設 定することにより、選択ゲートの厚膜部を用いて自己整 合的にドレイン領域またはソース領域を形成することが できる。

【0039】請求項15または請求項16に記載の発明 において、フローティングゲート電極の側壁部に形成さ 50 0において、サイドウォールスペーサ12, 13および

れる選択ゲートの厚膜部の幅の制御性および再現性が高 い。そのため、選択ゲートの薄膜部を不純物イオンが貫 通するようにイオン注入条件を設定することにより、選 択ゲートの厚膜部を用いて自己整合的にドレイン領域を 形成することができる。

14

【0040】請求項17~19のいずれか1項に記載の 発明において、サイドウォールスペーサの幅および選択 ゲートの厚膜部の幅の制御性および再現性が高い。その ため、サイドウォールスペーサおよび選択ゲートの厚膜 部を不純物イオンが貫通しないようにイオン注入条件を 設定することにより、サイドウォールスペーサおよび選 択ゲートの厚膜部を用いて自己整合的にドレイン領域を 形成することができる。

【0041】請求項20または請求項21に記載の発明 によれば、微細なスプリットゲート型トランジスタをメ モリセルとして用いる。

[0042]

【発明の実施の形態】

(第1実施形態)以下、本発明をスプリットゲート型メ モリセルを用いたフラッシュEEPROMに具体化した 第1実施形態を図面に従って説明する。

【0043】図1は、本実施形態のフラッシュEEPR OMのメモリセルアレイの一部断面図である。また、図 2は、図1の要部拡大図である。P型単結晶シリコン基 板1上には複数のスプリットゲート型メモリセル (スプ リットゲート型トランジスタ)2が配置されている。各 メモリセル2は、ソース領域3、ドレイン領域4、チャ ネル領域5、シリコン酸化膜6、7、フローティングゲ ート電極8、コントロールゲート電極9から構成され

【0044】P型単結晶シリコン基板1には、N型のソ ース領域3 およびドレイン領域4 が形成されている。ソ ース領域3とドレイン領域4に挟まれたチャネル領域5 上には、薄いシリコン酸化膜6を介してフローティング ゲート電極8が形成されている。フローティングゲート 電極8上には厚いシリコン酸化膜7を介してコントロー ルゲート電極9が形成されている。とこで、コントロー ルゲート電極9の一部は、シリコン酸化膜6,7を介し てチャネル領域5上に配置され、選択ゲート10を構成 している。その選択ゲート10により、個々のメモリセ ル自身を選択するための選択トランジスタ11が構成さ れる。尚、シリコン基板1表面において、フローティン グゲート電極8の直下の部分以外の各シリコン酸化膜 6,7は積層されて一体化している。ここで、選択ゲー ト10は、フローティングゲート電極8およびシリコン 酸化膜7の側壁部に形成されたサイドウォールスペーサ 12, 13と、そのサイドウォールスペーサ12, 13 を覆うように形成された部分14とから構成される。

【0045】従って、図2に示すように、選択ゲート1

(9)

2 (膜厚;300nm程度)を形成する。

部分14から成る部分の膜厚は、部分14だけから成る部分に比べて厚くなっている。以下、この選択ゲート10における膜厚の厚い部分(各サイドウォールスペーサ12,13および部分14から成る部分)を厚膜部15と呼び、選択ゲート10における厚膜部15以外の部分(部分14だけから成る部分)を薄膜部16と呼ぶ。

【0046】図3は、本実施形態のフラッシュEEPR OMのメモリセルアレイの一部平面図である。尚、図1は、図3におけるA - A線断面である。図3に示すように、シリコン基板1上にはフィールド絶縁膜21が形成 10され、そのフィールド絶縁膜21によって各メモリセル2間の素子分離が行われている。図3の縦方向に配置された各メモリセル2のソース領域3は共通になっている。また、図3の縦方向に配置された各メモリセル2のコントロールゲート電極9は共通になっており、そのコントロールゲート電極9によって後記するワード線が構成される。また、図3の縦方向に配置されている各ドレイン領域4は、ビット線コンタクト28を介して後記するビット線と接続されている。

【0047】次に、本実施形態の製造方法を図4〜図8 20 に従い順を追って説明する。工程1(図4(a)参照);選択酸化法(LOCOS: Local Oxidation on S ilicon)を用い、シリコン基板1上にフィールド絶縁膜21(図示略)を形成する。次に、シリコン基板1上におけるフィールド絶縁膜21の形成されていない部分(素子領域)に、熱酸化法を用いてシリコン酸化膜6(膜厚;10〜15nm程度)を形成する。

【0048】工程2(図4(b)参照);シリコン酸化 膜6上にドープドポリシリコン膜(膜厚;200nm程度)を形成した後、通常のフォトリソグラフィー技術を 30 用いて、フローティングゲート電極8を形成する。尚、ドープドポリシリコン膜の形成方法には以下のものがある。

【0049】方法1; LPCVD (Low Pressure Chemical Vaper Deposition) 法を用いてポリシリコン膜を形成する際に、不純物を含んだガスを混入する。

方法2;LPCVD法を用いてノンドープのポリシリコン膜を形成した後に、ポリシリコン膜上に不純物拡散源層(POC1,など)を形成し、その不純物拡散源層からポリシリコン膜に不純物を拡散させる。

【0050】方法3;LPCVD法を用いてノンドープ のポリシリコン膜を形成した後に、不純物イオンを注入 する。

工程3(図4(c)参照): 熱酸化法若しくはLPCV D法またはこれらを併用して用い、フローティングゲート電極8またはシリコン酸化膜6の上にシリコン酸化膜7(膜厚;30~40nm)を形成する。このとき、各シリコン酸化膜6、7は積層されて一体化される。

【0051】工程4(図5(a)参照);上記の工程でプレットボリシリコン膜24と同時に際形成されたデバイスの全面にドープドポリシリコン膜250ッチング用マスク25を剥離する。

工程5 (図5 (b) 参照);マスクレスでRIE (Reac tive Ion Etching) 法を用い、ドープドポリシリコン膜22をその堆積膜厚と同じ300nm程度だけエッチバックする。その結果、フローティングゲート電極8 およびシリコン酸化膜7の側壁部(段差のコーナー部)に形成されているドープドポリシリコン膜22だけが0.15μm程度の幅で残り、サイドウォールスペーサ12が形成される。

【0052】このとき、ドープドポリシリコン膜22の形成条件およびRIE法の条件を同じにすれば、図2に示すサイドウォールスペーサ12の幅L3(=0.15μm)は常に同じになる。つまり、サイドウォールスペーサ12の幅L3の制御性および再現性は極めて高い。尚、後記するように、本工程は選択ゲート10に厚膜部15と薄膜部16とを形成することが目的である。従って、フローティングゲート電極8の側壁部以外の領域のドープドポリシリコン膜22を全て除去せず、適当なエッチバック量で停止し、フローティングゲート電極8の側壁部以外にも薄いドープドポリシリコン膜22を残しても良いことはいうまでもない。

【0053】工程6(図5(c)参照);上記の工程で 形成されたデバイスの全面にドープドポリシリコン膜2 3(膜厚;300nm程度)を形成する。

工程 7(図 6(a)参照);マスクレスでRIE法を用い、ドープドポリシリコン膜23をその堆積膜厚と同じ300 n m程度だけエッチバックする。その結果、サイドウォールスペーサ12上に形成されているドープドポリシリコン膜23だけが0.15 μ m程度の幅で残り、サイドウォールスペーサ13が形成される。

【0054】 このとき、ドープドポリシリコン膜23の 形成条件およびRIE法の条件を同じにすれば、図2に 示すサイドウォールスペーサ13の幅L4(=0.15μm) は常に同じになる。つまり、サイドウォールスペーサ13の幅L4の制御性および再現性は極めて高い。 【0055】工程8(図6(b)参照):上記の工程で形成されたデバイスの全面にドープドポリシリコン膜24(膜厚;200nm程度)を形成する。次に、上記の工程で形成されたデバイスの全面にレジストを塗布した 後、通常のフォトリソグラフィー技術を用いて、コントロールゲート電極9を形成するためのエッチング用マスク25を形成する。

【0056】工程9(図6(c)参照); エッチング用マスク25を用いた異方性エッチングにより、ドープドポリシリコン膜24をエッチングしてコントロールゲート電極9を形成する。この異方性エッチングにおいては、除去するドープドポリシリコン膜24の下側にある各サイドウォールスペーサ12,13についても、ドープドポリシリコン膜24と同時に除去する。その後、エッチング用マスク25を剥離する。

去されたとしても、厚膜部15の幅16は変わらない。

【0057】このとき、図7(a)に示すように、エッ チング用マスク25の位置がフローティングゲート電極 8に対して多少でもずれた場合には、図7 (b) に示す ように、図2に示す選択ゲート10の薄膜部16の幅し 5が変わることになる。しかし、エッチング用マスク2 5の位置が大幅にずれ、薄膜部16が全てエッチング除 厚膜部15の幅し6が変わるのは、エッチング用マスク 25の位置が極端にずれ、厚膜部15の一部がエッチン グ除去された場合だけである。しかし、エッチング用マ 10 スク25の重ね合わせ精度は、 $0.1\sim0.2\mu$ m程度 まで容易に得られる。そのため、エッチング用マスク2 5の位置が極端にずれることはなく、薄膜部16の幅し 5が変わることはあっても、厚膜部15の幅し6が変わ

【0058】ことで、厚膜部15の幅L6は、各サイド ウォールスペーサ12.13の幅L3, L4とドープド ボリシリコン膜24の膜厚とによって規定される。従っ て、各サイドウォールスペーサ12、13の形成条件 (ドープドポリシリコン膜22, 23の形成条件および RIE法の条件) およびドープドポリシリコン膜24の 形成条件を同じにすれば、厚膜部15の幅L6は常に同 じになる。つまり、厚膜部15の幅L6の制御性および 再現性は極めて高い。

ることはない。

【0059】工程10(図8(a)参照);上記の工程 で形成されたデバイスの全面にレジストを塗布した後、 通常のフォトリソグラフィー技術を用いて、ソース領域 3を形成するためのイオン注入用マスク26を形成す る。次に、通常のイオン注入法を用い、リンイオン(P *)を注入エネルギー;40keV程度でドーズ量;1 ~4×1015 atoms/cm2 程度注入してソース領域3を形 成する。その後、イオン注入用マスク26を剥離する。 【0060】このとき、イオン注入用マスク26は、少 なくともシリコン基板 1上のドレイン領域4と成る部分 を覆うように形成すると共に、フローティングゲート電 極8上をはみ出さないように形成する。その結果、ソー ス領域3の位置は、フローティングゲート電極8の端部 によって規定される。

【0061】工程11(図8(b)参照);上記の工程 で形成されたデバイスの全面にレジストを塗布した後、 通常のフォトリソグラフィー技術を用いて、ドレイン領 域4を形成するためのイオン注入用マスク27を形成す る。次に、通常のイオン注入法を用い、ヒ素イオン(A s¹)を注入エネルギー;500keV程度でドーズ 量; 1~4×10¹⁵ atoms/cm² 程度注入する。

【0062】このとき、イオン注入用マスク27は、少 なくともソース領域3を覆うように形成する。ここで、 注入エネルギー;500keVにおけるヒ素イオンの注 入飛程は0.3 μm程度であるため、選択ゲート10の

18

びシリコン酸化膜6、7を貫通してシリコン基板1中に 達し、ドレイン領域4を形成する。一方、選択ゲート1 0の厚膜部15に注入されたヒ素イオンは、シリコン基 板1に達することなく厚膜部15中で停止する。その結 果、ドレイン領域4の位置は、選択ゲート10の端部で はなく、厚膜部15の幅L6によって規定される。つま り、ドレイン領域4は厚膜部15によって自己整合的に 形成される。そして、選択トランジスタ11のチャネル 長は厚膜部15の幅16と同じになる。尚、本実施形態 では、各サイドウォールスペーサ12, 13の幅L3, L4;0.15µmで、ドープドポリシリコン膜24の 膜厚;200nmであるため、厚膜部15の幅L6(= 選択トランジスタ11のチャネル長)は0.5μmとな

【0063】その後、イオン注入用マスク27を剥離す ると、本実施形態のフラッシュEEPROMのメモリセ ルアレイが完成する。図9に、本実施形態のフラッシュ EEPROM151の全体構成を示す。尚、フラッシュ EEPROM151については、WO92/18980 に開示されている。

【0064】メモリセルアレイ152は、複数のスプリ ットゲート型メモリセル2がマトリックス状に配置され て構成されている。行(ロウ)方向に配列された各メモ リセル2の共通のコントロールゲート電極9は、共通の ワード線WLa~WLzを構成している。列(カラム) 方向に配列された各メモリセル2の共通のドレイン領域 4は、共通のビット線BLa~BLzに接続されてい る。全てのメモリセル2のソース領域3は共通ソース線 SLに接続されている。

【0065】各ワード線WLa~WLzはロウデコーダ 153に接続され、各ビット線BLa~BLzはカラム デコーダ154に接続されている。外部から指定された ロウアドレスおよびカラムアドレスは、アドレスピン1 55に入力される。そのロウアドレスおよびカラムアド レスは、アドレスピン155からアドレスバッファ15 6を介してアドレスラッチ157へ転送される。アドレ スラッチ157でラッチされた各アドレスのうち、ロウ アドレスはロウデコーダ153へ転送され、カラムアド レスはカラムデコーダ154へ転送される。ロウデコー ダ153は、そのロウアドレスに対応した1本のワード 線WLa~WLzを選択し、その選択したワード線の電 位を、図10に示す各動作モード(書き込みモード、消 去モード、読み出しモード)に対応して制御する。カラ ムデコーダ154は、そのカラムアドレスに対応したビ ット線BLa~BLzを選択し、その選択したビット線 の電位を図10に示す各動作モードに対応して制御す

【0066】共通ソース線SLはソース線バイアス回路 162に接続されている。ソース線バイアス回路162 薄膜部16に注入されたヒ素イオンは、薄膜部16およ 50 は、共通ソース線SLの電位を、図10に示す各動作モ

ードに対応して制御する。

【0067】外部から指定されたデータは、データピン 158に入力される。そのデータは、データピン158 から入力バッファ159を介してカラムデコーダ154 へ転送される。カラムデコーダ154は、前記のように 選択したビット線BLa~BLzの電位を、そのデータ に対応して制御する。

【0068】任意のメモリセル2から読み出されたデー タは、ビット線BLa~BLzからカラムデコーダ15 4を介してセンスアンプ群160へ転送される。センス 10 アンプ群160は、数個のセンスアンプ(図示略)から 構成されている。カラムデコーダ154は、選択したビ ット線BLa~BLzと各センスアンプとを接続する。 センスアンプ群160で判別されたデータは、出力バッ ファ161からデータピン158を介して外部へ出力さ れる。

【0069】尚、上記した各回路(153~162)の 動作は制御コア回路163によって制御される。このよ うに、本実施形態によれば以下の作用および効果を得る

【0070】(1)スプリットゲート型メモリセル2に は選択トランジスタ11が設けられているため、個々の メモリセル2にそれ自身を選択する機能がある。そのた め、スプリットゲート型メモリセル2を用いたフラッシ ュEEPROMにおいて過剰消去が発生したとしても、 選択トランジスタ11によってメモリセル2の導通・非 導通を制御することができる。従って、過剰消去の問題 がなくなる。

【0071】(2)厚膜部15および薄膜部16から選 択ゲート10が構成される。ここで、コントロールゲー 30 てシリコン基板57に不純物イオンを注入し、ソース・ ト電極9を形成するためのエッチング用マスク25の位 置がフローティングゲート電極8に対して極端にずれな い限り、厚膜部15の幅L6は変わらない。そして、厚 膜部15をイオン注入用マスクとして不純物イオンを注 入することにより、ドレイン領域4が形成される。従っ て、図7(a)に示すように、エッチング用マスク25 の位置がずれた場合でも、図7 (c) に示すように、厚 膜部15の幅16によって規定されるドレイン領域4の 位置がずれることはない。そして、厚膜部15の幅16 の制御性および再現性は極めて高いため、厚膜部15の 40 幅し6と同じである選択トランジスタ11のチャネル長 は常に同じ長さになる。

【0072】つまり、本実施形態によれば、選択ゲート 10に設けた厚膜部15を用いて、自己整合的にドレイ ン領域4を形成することで、選択トランジスタ11のチ ャネル長を一定にすることができる。従って、重ね合わ せ寸法精度が低い場合でも、微細なスプリットゲート型 メモリセル2を容易に形成することが可能になる。

【0073】(3)上記(1)(2)より、過剰消去の 問題を解消した上で、フラッシュEEPROM151の 50 し、幅の狭いエッチング用マスクを正確に形成するのは

髙集積化を図ることができる。

(第2実施形態)以下、本発明をMOSトランジスタに 具体化した第2実施形態を図11に従って説明する。 【0074】図11は、本実施形態のMOSトランジス タ51の断面図である。MOSトランジスタ51は、ソ ース・ドレイン領域52,53、チャネル領域54、シ リコン酸化膜55、ゲート電極56から構成される。 【0075】単結晶シリコン基板57上にはソース・ド レイン領域52,53が形成されている。各ソース・ド レイン領域52,53に挟まれたチャネル領域54上に は、シリコン酸化膜55を介してゲート電極56が形成 されている。ソース・ドレイン領域54上には、シリコ ン基板57とは逆の導電性の不純物がドープされたドー プドポリシリコン層58が形成されている。ゲート電極 56は、ドープドポリシリコン層58の側壁部に形成さ れたサイドウォールスペーサから成る。

【0076】MOSトランジスタ51を製造するには、 まず、シリコン基板57上にドープドポリシリコン層5 8を形成する。次に、ドープドポリシリコン層58から シリコン基板57に不純物を拡散させてソース・ドレイ ン領域53を形成する。続いて、上記の工程で形成され たデバイスの全面にシリコン酸化膜55を形成する。次 に、上記の工程で形成されたデバイスの全面にドープド ポリシリコン膜を堆積した後、マスクレスでRIE法を 用い、当該ドープドポリシリコン膜をエッチバックす る。その結果、ドープドポリシリコン層58の側壁部に 形成されたドープドポリシリコン膜だけが残り、ゲート 電極56が形成される。そして、ゲート電極56および ドープドポリシリコン層58をイオン注入用マスクとし ドレイン領域52を形成してMOSトランジスタ51が 完成する。

【0077】とのように、本実施形態によれば以下の作 用および効果を得ることができる。

(1) エッチバックによって形成されたサイドウォール スペーサによってゲート電極56が形成される。そのた め、幅の狭いゲート電極56を容易に形成することがで きる。

【0078】(2)第1実施形態におけるサイドウォー ルスペーサ12,13の場合と同様に、ゲート電極56 の幅の制御性および再現性は極めて高い。

(3)上記(1)(2)より、微細なMOSトランジス タ51を容易に形成することができる。

【0079】従来、MOSトランジスタを製造する際に は、まず、ゲート電極の形成材料を成膜し、次に、その 上にエッチング用マスクを形成し、続いて、エッチング を行うことで、所望の形状のゲート電極を形成してい た。従って、幅の狭いゲート電極を形成するには、エッ チング用マスクの幅を狭くしなければならない。しか

難しく、その制御性および再現性は低かった。

【0080】それに対して、本実施形態では、ゲート電極56の形成にエッチング用マスクを用いないため、従来の問題を回避することができる。

(第3実施形態)以下、本発明をMOSトランジスタに 具体化した第3実施形態を図12に従って説明する。 尚、本実施形態において、第2実施形態と同じ構成部材 については符号を等しくしてその詳細な説明を省略す ス

【0081】図12は、本実施形態のMOSトランジス 10 タ61の断面図である。MOSトランジスタ61は、ソース・ドレイン領域52、53、チャネル領域54、シリコン酸化膜55、ゲート電極62から構成される。ゲート電極62は、シリコン基板57上に形成された薄膜部64と、ドープドボリシリコン層58の側壁部に形成された厚膜部63とから構成される。

【0082】MOSトランジスタ61を製造するには、 まず、シリコン基板57上にドープドポリシリコン層5 8を形成する。次に、ドープドポリシリコン層58から シリコン基板57に不純物を拡散させてソース・ドレイ ン領域53を形成する。続いて、上記の工程で形成され たデバイスの全面にシリコン酸化膜55を形成する。次 に、上記の工程で形成されたデバイスの全面にドープド ポリシリコン膜を堆積した後、エッチング用マスクを用 いた異方性エッチングにより、当該ドープドポリシリコ ン膜を所望の形状にエッチングしてゲート電極62を形 成する。そして、ゲート電極62およびドープドポリシ リコン層58をイオン注入用マスクとしてシリコン基板 57に不純物イオンを注入する。このとき、ゲート電極 62の薄膜部64に注入された不純物イオンは、薄膜部 30 64およびシリコン酸化膜55を貫通してシリコン基板 57中に達し、ソース・ドレイン領域52を形成する。 一方、ゲート電極62の厚膜部63に注入された不純物 イオンは、シリコン基板57に達することなく厚膜部6 3中で停止する。つまり、ソース・ドレイン領域52は 厚膜部63によって自己整合的に形成される。そして、 MOSトランジスタ61のチャネル長は厚膜部63の幅 と同じになる。ここで、厚膜部63の幅の制御性および 再現性は極めて高いため、MOSトランジスタ61のチ ャネル長は常に同じになる。

【0083】このように、本実施形態によれば、第1実施形態および第2実施形態と同様の作用により、微細なMOSトランジスタ61を高い制御性および再現性で製造することができる。

【0084】(第4実施形態)以下、本発明をスプリットゲート型メモリセルを用いたフラッシュEEPROMに具体化した第4実施形態を図13および図14に従って説明する。尚、本実施形態において、第1実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0085】図13は、本実施形態のフラッシュEEPROMのメモリセルアレイの一部断面図である。本実施形態において第1実施形態と異なるのは、各サイドウォールスペーサ12、13が省かれ、選択ゲート10となるドープドポリシリコン膜24がフローティングゲート電極8およびシリコン酸化膜7の側壁部に直接形成されている点だけである。そのため、選択ゲート10は、シリコン基板1上に形成された薄膜部72と、フローティングゲート電極8の側壁部に形成された厚膜部71とから構成される。

22

【0086】本実施形態において、ドレイン領域4を形成する工程では、図14に示すように、選択ゲート10の薄膜部72に注入されたヒ素イオンが、薄膜部72およびシリコン酸化膜6、7を貫通してシリコン基板1中に達し、ドレイン領域4が形成される。一方、選択ゲート10の厚膜部71に注入されたヒ素イオンは、シリコン基板1に達することなく厚膜部71中で停止する。その結果、ドレイン領域4の位置は、選択ゲート10の端部ではなく、厚膜部71の幅によって規定される。つまり、ドレイン領域4は厚膜部71によって自己整合的に形成される。そして、選択トランジスタ11のチャネル長は厚膜部71の幅と同じになる。ここで、厚膜部71の幅の制御性および再現性は極めて高いため、選択トランジスタ11のチャネル長は常に同じになる。

【0087】このように、本実施形態によれば、第1実施形態と同様の作用および効果に加え、以下の作用および効果を得ることができる。

(1)各サイドウォールスペーサ12、13が省かれているため、本実施形態の厚膜部71の幅は第1実施形態の厚膜部15の幅よりも狭くなる。従って、本実施形態によれば、第1実施形態よりもさらに微細なスプリットゲート型メモリセル2を得ることができる。

【0088】(2)上記(1)より、第1実施形態よりもさらにフラッシュEEPROM151の高集積化を図ることができる。

(第5実施形態)以下、本発明をスプリットゲート型メモリセルを用いたフラッシュEEPROMに具体化した第5実施形態を図面に従って説明する。尚、本実施形態において、第4実施形態と同じ構成部材については符号40を等しくしてその詳細な説明を省略する。

【0089】図15は、本実施形態のフラッシュEEP ROMのメモリセルアレイの一部断面図である。本実施形態において第4実施形態と異なるのは、選択ゲート10の厚膜部71の側壁部(選択ゲート10の段差のコーナー部)にサイドウォールスペーサ81、82が形成されている点だけである。

【0090】次に、本実施形態の製造方法を図4、図16~図19に従い順を追って説明する。

工程1(図4(a)参照)~工程3(図4(c)参照):第1家族形態の工程1。工程3.1号につまる

50 照);第1実施形態の工程1~工程3と同じである。

【0091】工程4(図16(a)参照);上記の工程 で形成されたデバイスの全面にドープドポリシリコン膜 24(膜厚;200nm程度)を形成する。

工程5(図16(b)参照); CVD法を用い、ドープ ドポリシリコン膜24上にシリコン酸化膜83(膜厚; 300nm程度)を形成する。

【0092】工程6(図16(c)参照);マスクレスでRIE法を用い、シリコン酸化膜83をその堆積膜厚と同じ300nm程度だけエッチバックする。その結果、フローティングゲート電極8によって形成されるド 10ープドボリシリコン膜24の段差のコーナー部に形成されているシリコン酸化膜83だけが0.15μm程度の幅で残り、サイドウォールスペーサ81が形成される。【0093】このとき、シリコン酸化膜83の形成条件およびRIE法の条件を同じにすれば、サイドウォールスペーサ81の幅は常に同じになる。つまり、サイドウォールスペーサ81の幅の制御性および再現性は極めて高い。

【0094】工程7(図17(a)参照); CVD法を用い、上記の工程で形成されたデバイスの全面にシリコ 20 ン酸化膜84(膜厚;300nm程度)を形成する。工程8(図17(b)参照); マスクレスでRIE法を用い、シリコン酸化膜84をその堆積膜厚と同じ300nm程度だけエッチバックする。その結果、サイドウォールスペーサ81上に形成されているシリコン酸化膜84だけが0.15μm程度の幅で残り、サイドウォールスペーサ82が形成される。

【0095】ことで、サイドウォールスペーサ81と同様に、サイドウォールスペーサ82の幅の制御性および再現性も極めて高い。

工程9(図18(a)参照);コントロールゲート電極 9を形成するためのエッチング用マスク25を形成す る。

【0096】工程10(図18(b)参照);エッチング用マスク25を用いた等方性エッチングなどにより、各サイドウォールスペーサ81,82を除去する。次に、エッチング用マスク25を用いた異方性エッチングにより、ドープドボリシリコン膜24をエッチングしてコントロールゲート電極9を形成する。その後、エッチング用マスク25を剥離する。

【0097】 このとき、エッチング用マスク25の位置がフローティングゲート電極8に対して多少でもずれた場合には、選択ゲート10の薄膜部72の幅が変わることになる。しかし、エッチング用マスク25の位置が極端にずれない限り、各サイドウォールスペーサ81、82の幅が変わることはない

工程11(図19(a)参照);第1実施形態の工程10と同じである。

【0098】工程12(図19(b)参照);第1実施 50 成したが、それ以外の材質としては、シリコン窒化膜、

24

形態の工程11と同じである。このとき、イオン注入用 マスク27は、少なくともソース領域3を覆うように形 成する。ここで、注入エネルギー;500keVにおけ るヒ素イオンの注入飛程は0.3μm程度であるため、 選択ゲート10の薄膜部72におけるサイドウォールス ペーサ81,82からはみ出している部分85に注入さ れたヒ素イオンは、薄膜部72 およびシリコン酸化膜 6, 7を貫通してシリコン基板1中に達し、ドレイン領 域4を形成する。一方、選択ゲート10の厚膜部71お よびサイドウォールスペーサ81,82に注入されたヒ 素イオンは、シリコン基板1に達することなく各部7 1,72,81,82中で停止する。その結果、ドレイ ン領域4の位置は、選択ゲート10の端部ではなく、選 択ゲート10の厚膜部71およびサイドウォールスペー サ81.82の幅によって規定される。つまり、ドレイ ン領域4は厚膜部71およびサイドウォールスペーサ8 1,82によって自己整合的に形成される。

【0099】その後、イオン注入用マスク27を剥離すると、本実施形態のフラッシュEEPROMのメモリセルアレイが完成する。このように、本実施形態によれば、第1実施形態と同様の作用および効果に加え、以下の作用および効果を得ることができる。

【0100】(1)選択ゲート10の厚膜部71およびサイドウォールスペーサ81,82をイオン注入用マスクとして不純物イオンを注入することにより、ドレイン領域4が形成される。従って、エッチング用マスク25の位置がずれた場合でも、厚膜部71およびサイドウォールスペーサ81,82の幅によって規定されるドレイン領域4の位置がずれることはない。そして、厚膜部71の幅およびサイドウォールスペーサ81,82の幅の制御性および再現性は極めて高い。そのため、選択トランジスタ11のチャネル長は常に同じ長さになる。

【0101】つまり、本実施形態によれば、選択ゲート 10の厚膜部71およびサイドウォールスペーサ81、 82を用いて、自己整合的にドレイン領域4を形成する ことで、選択トランジスタ11のチャネル長を一定にす ることができる。従って、重ね合わせ寸法精度が低い場 合でも、微細なスプリットゲート型メモリセル2を容易 に形成することが可能になる。

40 【0102】(2)上記(1)より、第1実施形態と同様に、フラッシュEEPROM151の高集積化を図ることができる。

(3) 各サイドウォールスペーサ81,82は選択ゲート10の上部に形成されており、各サイドウォールスペーサ81,82は選択ゲート10の一部を構成してはいない。そのため、各サイドウォールスペーサ81,82を導電物で形成する必要はなく、どのような材質で形成してもよい。上記実施形態では、シリコン酸化膜83,84によって各サイドウォールスペーサ81,82を形成したが、それ以外の材質としては、シリコン窒化膜、成したが、それ以外の材質としては、シリコン窒化膜、

ドープドポリシリコン膜、ノンドープのポリシリコン膜 などがある。また、その形成方法としては、CVD法や PVD (Physical Vaper Deposition) 法がある。

25

【0103】それに対して、第1実施形態では、各サイ ドウォールスペーサ12, 13が部分14の下側に形成 されており、各サイドウォールスペーサ12, 13は選 択ゲート10の一部を構成している。そのため、各サイ ドウォールスペーサ12,13を導電物で形成する必要 がある。また、選択ゲート10中を電子が移動するた め、各サイドウォールスペーサ12, 13 および部分1 4の材質は同じであることが望ましい。

【0104】つまり、本実施形態では、各サイドウォー ルスペーサ81,82の材質の選択範囲が広いことか ら、第1実施形態に比べて製造が容易になる。尚、上記 各実施形態は以下のように変更してもよく、その場合で も同様の作用および効果を得ることができる。

【0105】(1)第1実施形態において、各サイドウ ォールスペーサ12, 13は、選択ゲート10の厚膜部 15の幅L6を所望の値にするために設けられている。 従って、サイドウォールスペーサ12の幅L3を広くし 20 とができる。 てサイドウォールスペーサ13を省いてもよい。また、 2つのサイドウォールスペーサ12, 13を設けるので はなく、3つ以上のサイドウォールスペーサを設けるよ うにしてもよい。その場合には、形成したいサイドウォ ールスペーサの数だけ、前記工程4および工程5を繰り 返せばよい。

【0106】(2)第5実施形態において、サイドウォ ールスペーサ81の幅を広くしてサイドウォールスペー サ82を省いてもよい。また、2つのサイドウォールス ペーサ81,82を設けるのではなく、3つ以上のサイ 30 ドウォールスペーサを設けるようにしてもよい。その場 合には、形成したいサイドウォールスペーサの数だけ、 前記工程7および工程8を繰り返せばよい。

【0107】(3)第1,第4,第5実施形態におい て、各シリコン酸化膜6,7をそれぞれ、シリコン窒化 膜などの他の絶縁膜に置き代える。また、これらの異な る絶縁膜を複数積層した構造に置き代える。

【0108】(4)第2,第3実施形態において、シリ コン酸化膜55を、シリコン窒化膜などの他の絶縁膜に 置き代える。また、これらの異なる絶縁膜を複数積層し た構造に置き代える。つまり、MOSトランジスタでは なく、MISトランジスタに適用してもよい。

【0109】(5)第1,第4,第5実施形態におい て、各サイドウォールスペーサ12,13、部分14、 フローティングゲート電極8, コントロールゲート電極 9の材質をそれぞれ、ドープドポリシリコン以外の導電 性材料(高融点金属を含む各種金属、シリサイドなど) に置き代える。

【0110】(6)第2,第3実施形態において、ゲー ト電極56,62の材質をそれぞれ、ドープドポリシリ 50 コン以外の導電性材料(高融点金属を含む各種金属、シ リサイドなど) に置き代える。つまり、MOSトランジ スタではなく、IGFETに適用してもよい。

26

【0111】(7)第2,第3実施形態において、シリ コン酸化膜55を省く。つまり、MOSトランジスタで はなく、JEETに適用してもよい。

(8) 第2, 第3実施形態において、ドープドポリシリ コン層58を、不純物拡散源として用いられる適宜な材 質(POCl』、PSG(Phospho Silicate Glass)、 BSG (Boro Silicate Glass), AsSG (Arsentic Silicate Glass)など)から成る層に置き代える。 【0112】(9)第1実施形態において、選択ゲート 10から薄膜部16を省く。また、第4実施形態におい て、選択ゲート10から薄膜部72を省く。各薄膜部1 6,72は不純物イオンが貫通するため特に設ける必要 はない。しかし、重ね合わせ寸法精度の精度を考慮して 薄膜部16,72を設けておけば、コントロールゲート 電極9を形成するためのエッチング用マスク25の位置 がずれたとしても、選択ゲート10の幅を一定にするこ

【0113】(10)第3実施形態において、ゲート電 極62から薄膜部64を省く。薄膜部64は不純物イオ ンが貫通するため、特に設ける必要はない。しかし、重 ね合わせ寸法精度の精度を考慮して薄膜部64を設けて おけば、ゲート電極62を形成するためのエッチング用 マスクの位置がずれたとしても、ゲート電極62の幅を 一定にすることができる。

【0114】(11)第1,第4,第5実施形態におい て、P型単結晶シリコン基板1をP型ウェルに置き代え

(12)第1,第4,第5実施形態において、ソース領 域3を形成するために注入する不純物イオンを、リンイ オン以外のN型不純物イオン(ヒ素、アンチモンなど) に置き代える。また、ドレイン領域4を形成するために 注入する不純物イオンを、ヒ素イオン以外のN型不純物 イオン(リン、アンチモンなど)に置き代える。

【0115】(13)第1,第4,第5実施形態におい て、P型単結晶シリコン基板 l をN型単結晶シリコン基 板またはN型ウェルに置き代え、ソース領域3およびド レイン領域を形成するために注入する不純物イオンとし てP型不純物イオン(ホウ素、インジウムなど)を用い

【0116】(14)第1,第4,第5実施形態におい て、スプリットゲート型メモリセル2のソース領域3を ドレイン領域とし、ドレイン領域4をソース領域とす る。図20に、この場合のフラッシュEEPROM17 1の全体構成を示す。尚、フラッシュEEPROM17 1については、USP-5029130に開示されてい

【0117】フラッシュEEPROM171においてフ

ラッシュEEPROM151と異なるのは、以下の点だ けである。

[1]列方向に配列された各メモリセル2の共通のソー ス領域3はドレイン領域として機能し、共通のビット線 BLa~BLzに接続されている。全てのメモリセル2 のドレイン領域4はソース領域として機能し、共通ソー ス線SLに接続されている。

【0118】 [2] ソース線バイアス回路162は省か れており、共通ソース線SLは接地されている。図21 に、フラッシュEEPROM171の各動作モード(書 10 き込みモード、消去モード、読み出しモード)におけ る、共通ソース線SL、ビット線BLa~BLz、ワー ド線WLa~WLzの電位を示す。

【0119】以上、各実施形態について説明したが、各 実施形態から把握できる請求項以外の技術的思想につい て、以下にそれらの効果と共に記載する。

(イ)請求項9~12のいずれか1項に記載のスプリッ トゲート型トランジスタにおいて、選択ゲートを有する 選択トランジスタ (11)を備えたスプリットゲート型 トランジスタ。

【0120】(ロ)請求項13~19のいずれか1項に 記載のスプリットゲート型トランジスタの製造方法にお いて、選択ゲートを有する選択トランジスタ(11)を 備えたスプリットゲート型トランジスタの製造方法。

【0121】上記(イ)(ロ)のようにすれば、請求項 23または請求項24に記載の半導体メモリを実現した 場合、過剰消去が発生したとしても、選択トランジスタ によってメモリセルの導通・非導通を制御することがで き、過剰消去の問題を回避することができる。

【0122】ところで、本明細書において、発明の構成 30 に係る部材は以下のように定義されるものとする。

(a) 半導体基板とは、単結晶シリコン基板だけでなく ウェルをも含むものとする。

【0123】(b) 不純物拡散源層とは、ドープドボリ シリコンから成る層だけでなく、PSG、BSG、As SGなどから成る層をも含むものとする。

(c) 導電性材料膜とは、ドープドポリシリコン膜だけ でなく、高融点金属を含む各種金属膜やシリサイド膜な どをも含むものとする。

[0124]

【発明の効果】請求項1に記載の発明によれば、微細な トランジスタを備えた半導体装置を提供することができ

【0125】請求項2,3,6のいずれか1項に記載の 発明によれば、微細なIGFETを備えた半導体装置を 提供することができる。請求項4、5、7、8のいずれ か1項に記載の発明によれば、微細なIGFETを備え た半導体装置の製造方法を提供することができる。

【0126】請求項9~12のいずれか1項に記載の発 明によれば、微細なスプリットゲート型トランジスタを 50 4…ドレイン領域

提供することができる。請求項13~19のいずれか1 項に記載の発明によれば、微細なスプリットゲート型ト ランジスタの製造方法を提供することができる。

【0127】請求項20または請求項21に記載の発明 によれば、過剰消去の問題がなく高集積化が可能な不揮 発性半導体メモリを提供することができる。

【図面の簡単な説明】

【図1】第1実施形態の一部断面図。

【図2】第1実施形態の要部断面図。

【図3】第1実施形態の一部平面図。

【図4】第1実施形態の製造工程を説明するための断面

【図5】第1実施形態の製造工程を説明するための断面

【図6】第1実施形態の製造工程を説明するための断面

【図7】第1実施形態の製造工程を説明するための断面

【図8】第1実施形態の製造工程を説明するための断面 20 図。

【図9】第1, 第4, 第5実施形態のブロック回路図。 【図10】第1, 第4, 第5実施形態の動作を説明する

ための説明図。

【図11】第2実施形態の断面図。 【図12】第3実施形態の断面図。

【図13】第4実施形態の一部断面図。

【図14】第4実施形態の製造工程を説明するための断 面図。

【図15】第5実施形態の一部断面図。

【図16】第5実施形態の製造工程を説明するための断

【図17】第5実施形態の製造工程を説明するための断 面図。

【図18】第5実施形態の製造工程を説明するための断

【図19】第5実施形態の製造工程を説明するための断

【図20】第1,第4,第5実施形態のブロック回路

【図21】第1, 第4, 第5実施形態の動作を説明する ための説明図。

【図22】従来の形態の断面図。

【図23】従来の形態の断面図。

【図24】従来の形態の断面図。

【符号の説明】

1…P型単結晶シリコン基板

2…スプリットゲート型メモリセル(スプリットゲート 型トランジスタ)

3…ソース領域

29

5,54…チャネル領域

6…第1の絶縁膜としてのシリコン酸化膜

7…第2の絶縁膜としてのシリコン酸化膜

8…フローティングゲート電極

9…コントロールゲート電極

10…選択ゲート

11…選択トランジスタ

*12.13…サイドウォールスペーサ

15,63,71…厚膜部

16,64,72…薄膜部

51,61…MOSトランジスタ


52,53…ソース・ドレイン領域

55…ゲート絶縁膜としてのシリコン酸化膜

* 56,62…ゲート電極


【図1】


【図12】




`【図2】


【図4】










【図7】









[図11]




【図8】







【図10】


動作モード	共通ソース酸 SL (ソース領域3)	ビット線 BLa~BLz (ドレイン領域4)	クード能 WLa~WLZ (コントローがイート 電路9)
書き込みモード	127	٥v	20
消去モード	ov	٥٧	14~15V
競み出しモード	OV	27	4٧







【図13】










【図15】





【図17】


(a)


81 81 81 81 81 84 24 81 6 8 6 6 8 6 7


【図18】













【図21】


動作モード	共通ソース線 SL (ドレイン領域4) [ソース領域]	ピット線 BLa~BLZ (ソース領域3) [ドレイン領域]	ワード値 WLa~WLz (コントロールゲート 変数9)
書き込みモード	OV	127	2V
済去モード	OV	ov	14~15V
遊み出しモード	٥٧	27	4٧

[図20]



【図24】





(22)

フロントページの続き

(51)Int.Cl.⁵ H01L 27/115 識別記号 庁内整理番号 FΙ

技術表示箇所